SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市场上已经发布了几本相关书籍，但是在使用上或者学习上还是有点缺陷的，这篇文章是SystemVerilog建模及仿真系列教程的第一篇 ...

此笔记仅供学习使用，主要是记录一些知识点，方便查看，内容包括Verilog+FPGA开发，由于作者水平有限，笔记中不妥之处在所难免，请查看笔记的读者评论指正，我将进一步完善。 ·FPGA 是 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD ...

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。 关于详细的VHDL语法以及Verilog HDL ...

Q：Verilog 有什么奇技淫巧？ 1. 利用 generate 语句生成重复的模块或逻辑：可以根据条件动态地生成电路结构，提高代码的灵活性和可复用性。 2. 位拼接和位选择操作：例如 {a, b[7:0], c} 用于拼接不同位宽的信号， b[7:4] 用于选择信号的部分位。 3. 使用 parameter 定义 ...